Started - 28 feb 2005 Last updete - 6 oct 2009 (Version 11)

ANT-1024HD



Clone of ZX-Spectrum

Designed for box of VHS tape (or for box of death CD-ROM drive)


!!! УНДЕРКОНСТРУКШЕН !!!

Version 11

Ахтунг ! В старой схеме платы был баг (не правильно формировался сигнал чтения из порта FE ). На текущий момент (13 sep 2009) это исправленно . В текущей разводке под ЛУТ увеличена толщена дорожек под питание , увеличены пятаки , уменьшены отверстия (чтоб удобней было сверлить). Если вы считаете что некоторые пятаки находятся слишком близко к шинам питания , то можете их подрезать в граф. редакторе .
Сигнал SYNC всё ещё не доделан (неразвёден как надо), вместо него только VIDEO (с.м. схему). Если нужна чистая синхра , то достаточно не впаивать лишние резюки .

ANT-PCB-TOP1200dpi.tif - Верхняя сторона платки (не имеет "лишних" переходных отверстий).
ANT-PCB-TOP1200dpiNH.tif - То же самое , только залиты все отверстия .

ANT-PCB-BOTTOM1200dpi.tif - Нижняя сторона платки .

 

ANT-1024HDsch180dpiV11.tif - Схема платы .

ANT-Mont2LNamesV11.gif - Монтажка . Два слоя дорожек и номера деталек .

ANT-MontNamesV11.gif - Монтажка . Только отверстия и детальки с номерами .

ANT-Mont2LValuesV11.gif - Монтажка . Два слоя дорожек и номиналами деталек .

ANT-MontValuesV11.gif - Монтажка . Только отверстия и детальки с номиналами .

Все диоды - КД522 . Конденсаторы на шинах питания ~68n .

 

PLMtv.gif - распиновка чипа (вид сверху).

LABs.gif - иллюстрация процента занятости ячеек матрицы при использовании стандартной схемы KAY-1024 .

PLM-SCH180dpiPage1.tif & PLM-SCH180dpiPage2.tif - используемая для компиляции схема (Last Updete 21 august 2005. SYNC исправлен на не инверсный, IC54 (D54) теперь включен правильно, все мультиплексоры 74257 включены правильно).

PLM-SCH-BIG.part1.rar , PLM-SCH-BIG.part2.rar , PLM-SCH-BIG.part3.rar - более крупный и цветной вариант схемы .

Поправка для схемы PLM - на мультиплексор IC54 вместо сигнала TURBO должен идти сигнал TURBO-V .


 

Данный вариант ZX-Spectrum не являтся принципиально новой разновидностью , и не является какой либо определённой моделью комьютера . Это своего рода конструктор , т.к. основная конфигурация зависит от содержимого программируемой логической матрицы (ПЛМ).

В качестве ПЛМ был выбран ALTERA EPM7128SLC84 (напряжение питания 5V) , т.к. это единсвенный чип сочетающий в себе удобство и лёгкость монтажа (можно использовать панельку переходник PLCC84 - DIP), максимальное количество вентилей для такого типа корпуса и разумную цену (~10$). Используемый программатор так же очень прост в изготовлении .

Плата делается под размеры видео кассеты VHS (~18,7х10,3см) , что бы можно было использовать ихние пластиковые коробки в качестве корпуса , плату так же можно установить в корпус из под дохлого (длинного) CD-ROM привода .

ANT-1024HD изначально "адаптировался" под схему KAY-1024 и исходя из этого сложился текущий дизайн платы . Сигналы (IORQGE1,2,3,...) отключающие внутренние порты реализованы на внешнем чипе , на матрицу заводится только /IORQG . Ввиду того что у матрици ограниченное количество выводов , мультиплексоры адресов процессора реализованы на внешних чипах (управляются сигналами H1 (NOT INVERTED) и RAS (NOT INVERTED) получается путём инвертирования сигнала /RAS внешней микросхемой). Опрос джойстика и клавиатуры так же выполняют внешние чипы . Порт FE реализован аналогичным образом . Сигналы отключающие турбо режим (/IORQ , /DOS , /NORMAL_aka_DeTURBO) так же поступают на внешнюю микросхему , на матрицу заводится только сигнал TURBO . Контроллер HD (жёстких дисков) выполнен по схеме контроллера KAY-1024 . Два слота под симы установленны только из-за особенностей их конструкции . Попросту говоря они сдвоенны . И проще сразу ставить сдвоенные слоты , чем пилить их на две части .

Не используемые биты портов #7FFD и #1FFD вероятно будут использоваться для выбора видео режимов .

Сигналы с портов музыкального сопроцессора выведены на отдельный 25pin разъём (порт А буферизирован) . Впринципе к этому разъёму можно подключить принтер и т.п. На тринадцатый пин разъёма выведен седьмой бит порта #FE-IN .

По текущему сложившемуся дизайну - в верхней части (с.м. рисунок в начале страницы) расположены разъёмы (в порядке слева на право) - "кемпстон джойстик" (внешний), "клавиатура" (внешний), системный слот (внутренний , для большего удобства разбит на три слота - один на 40pin и два на 10pin) . В нижней части (слева на право) - "монитор" (внешний , выведены все необходимые видео сигналы , а так же стерео аудио сигналы) , "принтер" (внешний) , "JTAG" (внутренний , для программирования матрици) . С левой стороны платы находится разъём IDE (для жёсткого диска / CD-ROMа) совмещённый с разъёмом питания . Магнитофонный вход/выход (TAPE-IN/OUT) будет присутствовать на плате ввиде игольчатого разъёма . Под какой либо конкретный разъём разводить плату не планируется , т.к. их слишком много разновидностей .


ALTERA EPM7128SLC84-15

PLCC84-DIP PINOUT

The pin functions shown in parenthesis are only available in MAX 7000E and MAX 7000S devices - PIN2.

JTAG ports are available in MAX 7000S devices only - pin14 TDI , pin23 TMS , pin62 TCK , pin71 TDO .


Далее идёт подсчёт ножек (а не их номера)

 1
 2
 3
 4
 5
 6
 7
 8
 9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
D0
D1
D2
D3
D4
D5
D6
D7
A0
A1
A14
A15
MD0
MD1
MD2
MD3
MD4
MD5
MD6
MD7
MA0
MA1
MA2
MA3
MA4
MA5
MA6
MA7
MA8
MA9
CLK IN
CLK OUT
/M1
/MREC
/RD
/WR
/RFSH
/INT
/WAIT
/RAS  (+ RAS NOT INVERTED)
/CAS
/WE
/CSROM
RS
27512
/DOS
/IORQG
H1
R
G
B
BRIGHT
SYNC
BC1 (for AY CHIP)
BDIR (for AY CHIP)
/RESET
TURBO
AEN
A14M
A15M
A16M
A17M
A18M
A19M

PORT FE IN & KEMPSTON , PORT FE OUT , IORQGE1 , IORQGE2 , IORQGE3 , RAS (NOT INVERTED) - формируются внешними микросхемими .

A14M и A15M в обязательном порядке заводятся на внешние мультиплексоры адресных линий процессора .

AEN , A16M , A17M , A18M , A19M (совмесно с A14M и A15M) используются для подключения DMA USC и ей подобных устройств , которым необходим доступ ко всей памяти . Впринципе эти контакты можно переназначить (внести изменения в прошивку матрицы) под конкретные нужды .


Распределение страниц ПЗУ в Kay-1024
(По схеме KAY-1024 , перемычку JP5 установить в положение 10&11)

0000 - 0000000000000000 Empty or Service ROM
3FFF - 0011111111111111
-----------------------------------------------
4000 - 0100000000000000 TR-DOS KAY
7FFF - 0111111111111111
-----------------------------------------------
8000 - 1000000000000000 SOS KAY 1024
BFFF - 1011111111111111
-----------------------------------------------
C000 - 1100000000000000 SOS 48
FFFF - 1111111111111111

Возможен и такой вариант
(По схеме KAY-1024 , перемычку JP5 установить в положение 11&12)

0000 - 0000000000000000 SOS KAY 1024
3FFF - 0011111111111111
-----------------------------------------------
4000 - 0100000000000000 SOS 48
7FFF - 0111111111111111
-----------------------------------------------
8000 - 1000000000000000 Empty or Service ROM
BFFF - 1011111111111111
-----------------------------------------------
C000 - 1100000000000000 TR-DOS KAY
FFFF - 1111111111111111

Прошивка матрицы для ANT-1024HD будет заточена под первый вариант.


 

 


Описание сигналов (по схеме KAY-1024)

 

ROMS

ROMS - сигнал "перевёртывания" ПЗУ. При установке в лог. 1 бита *D3 порта #1FFD теневая область меняется местами с Basic 128, а TRDOS меняется с BASIC 48. (Либо наоборот, в зависимости от перемычки (jumper) JP10,11,12).


IORQGE

(из отРытых писем ;)

P.S. Все обозначения даны по схеме KAY-1024

. . .

Порт кемпстон-джойстика занимает ВСЕ нечётные порты, а порт клавиатуры ВСЕ чётные порты (по чтению). Это в том случае, если ничего не подключено на шине. Если подключается шинное периферийное устройство, то оно при обнаружении своего адреса ОБЯЗАНО, НЕ ДОЖИДАЯСЬ сигнала IORQ (т.е. только по комбинации адреса!) заблокировать прохождение IORQ посредством линии шины IORQGE. В этом случае порты самой машины и, в том числе, порты джойстика (либо клавиатуры) БЛОКИРУЮТСЯ и ШИНА переходит в свободное состояние для обмена с опознавшей свой адрес периферийной платой. Этот способ подключения периферии более эффективен, чем всякие хитро навороченные дешифраторы в самой машине. Это то же самое, что искать свечи зажигания в дизельном двигателе. В качестве приложения см. статью ШЕСТИЛЕТНЕЙ давности. Видимо, она до сих пор не потеряла актуальности. Забудьте про эти дешифраторы, иначе паяльником наломаете столько дров, что вообще ничего работать не будет. (См. схему: элемент D55.2-.4 (74F32/1533ЛЛ1)). Пример (схемотехнический), как работает блокировка IORQ/IORQGE, Вы можете изучить, рассмотрев совместно, например, схемы IDE-driv'a и материнской платы, - далее по схемам: 1. По шине поступает комбинация адреса. Если периферийное устройство на этом адресе, то оно его игнорирует. Сигнал IORQ беспрепятственно (все IORQGE в лог. "0") проходит на плату. В случае если это адрес устройства (в IDE-drive это комби- нация А1=0 и А2=/=0, - дешифратор D1, а также это не цикл извлечения КОП'a (M1/=1) и не TRDOS (DOS/=1), то активизи- руется дешифратор D1 (ИD7) и сигнал EBL переходит в 0. Далее по 19 выводу шинного формирователя 0-лог. переводит его (де- шифратор, ИМС D6.2/AП5) в активное (по выходам) состояние. На выводе 17:+5~ лог 1, поэтому выход В3 (3 ножка D6.2 AП5) переходит из высокоимпедансного состояния (а точнее "0"-го, т.к. со стороны платы эта ламель (13А, Х2.2, IORQGE) подсажена на лог. 0 резистором на входах D 55.2- D 55.4. (Это либо R57, либо R56, либо R61, - в зависимости от того, где установлена плата периферии, - в рассматриваемом нами случае IDE drive) в "1"-ое с стояние. Далее в базовой плате по ламели 13А разъ ёмов XS 6-8 этот самый лог.1 с АП5 поступает на один из входов элементов D55.2-.4. Так как элементы включены последовательно, то возникающий ПОСЛЕ АДРЕСА сигнал IORQ (активное состояние - лог.0) "застревает"/блокируется/не проходит в ИМС D55, на носике 8 DD55 строгая лог.1 (НЕСМОТРЯ НА ТО, ЧТО НА ВХОДЕ цепочки - схемы арбитража DD55.2 (нога 2) IORQ в ЛОГИЧЕСКОМ НУЛЕ. Таким образом ВНУТРЕННИЕ ПОРТЫ ПЛАТЫ (в том числе и порты клавиатуры/джойстика) НЕ ОПРАШИВАЮТСЯ. И периферийная плата (IDE-drive) ПРОИЗВОДИТ ввод/вывод портов, и ей никто не мешает. Что же касается "... работают на других компьютерах...", то это потому, что там хитрые дешифраторы на платах, вполне возможно, ещё и коцаные, ("потыканные" паяльником). В KAY'ях же дешифрация портов самой платы предельно упрощена, т.к. вопросы расширения решаются при помощи IORQ/IORQGE, т.е. схемотехника дешифраторов перенесена в периферийные платы. Это более разумно, т.к. нет необходимости в ковырянии дешифраторов. "Жёстко" вделанные дешифраторы в материнской плате никогда не покроют всех необходимых комбинаций адресов. А это значит, что их придётся периодически "тыкать" паяльником...

. . .




IC8 - КР 1006 ВИ1 (NE555/LM555/...)

IC6 - 74LS32D SOIC - ЛЛ1 (наверное было лучше заменить на 74LS138 - ИД7 , т.к. нынче появились даже рашен тараканы в таких корпусах)

IC7 - 74LS07D SOIC - ЛН4

IC10 - 74LS174D SOIC - ТМ9 (наверное было лучше заменить на 74LS74 - ТМ2 , т.к. они чаще встречаюся в различных девайсах)

IC12 - 74LS27D SOIC - ЛЕ4

IC4,5,36,37 - 74LS257N DIP - КП11 - 4 шт.

 

КР 1818 ВГ93 (FDC 1793)

 

ANTV10PCB.png ANTV10SCH.tif with bugs .


НОМЕ




Rambler's Top100